This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Digital delay interpolator circuit

Patent Number:

US5748125

Publication date:

1998-05-05

Inventor(s):

CEDERBAUM CARL (FR); GIRARD PHILIPPE (FR); MONE PATRICK (FR)

Applicant(s):

IBM (US)

Requested Patent:

JP9214334

Application Number: US19960751286 19961118 Priority Number(s):

EP19960480006 19960123

IPC Classification:

H03M1/66

EC Classification:

H03K5/13D2

Equivalents:

Abstract

Disclosed is a delay interpolator (DI) circuit (or mixer) that can be driven by digital signals. This DI circuit may be incorporated in the loop of a delay interpolator voltage controlled oscillator (DIVCO) circuit. In turn, the digital DIVCO circuit may be inserted in the loop of a phase-locked loop (PLL) circuit for total digitalization thereof. The novel digital delay interpolator circuit (23) has the base structure of the conventional analog delay interpolator circuit except in that, at the first (bottom) level, the two standard NFET input devices which are normally controlled by an analog signal (typically generated by a preceding DAC) are respectively replaced by two arrays (24A, 24B) of smaller NFET devices connected in parallel. The gate of each NFET device of the first array is driven by a bit (c0, c1, . . .) of the true phase of the digital signal. The gate of each NFET device of the second array is driven by a bit (c0, c1, ...) of the complementary phase of the digital signal. For instance, in the loop of a PLL circuit, this digital signal (Sfilt) is generated by the phase detector, then filtered in a digital filter and stored in a thermometer register. As a result, the DAC is no longer necessary thereby saving significant room and energy consumption.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-214334

(43)公開日 平成9年(1997)8月15日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H03L 7/099

H 0 3 L 7/08

F

審査請求 未請求 請求項の数3 OL (全 10 頁)

(21)出願番号

特願平8-313938

(22)出願日

平成8年(1996)11月25日

(31)優先権主張番号 96480006. 4

(32)優先日

1996年1月23日

(33)優先権主張国

フランス (FR)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 カール・シーダーパウム

フランス国06200、ニース、アペニュー・

デ・ラ・コーニッシュ・フラーリー 98、

レジデンス・アズァ・シー

(74)代理人 弁理士 合田 潔 (外2名)


最終頁に続く

(54) 【発明の名称】 ディジタル遅延補間回路

(57)【要約】

【課題】 ディジタル信号で駆動できる遅延補間(D I) 回路、およびディジタル遅延補間電圧制御発振器 (DDIVCO) 回路を提供する。

【解決手段】 新しいディジタル遅延補間回路(23) は、従来のアナログ遅延補間回路の構造に基づいてい る。だが、第1(最下部)レベルにおいて、通常はアナ ログ信号(一般的には前段のDACによって生成され る) によって制御される2つの通常のNFET素子がそ れぞれ、並列に接続されているより小型のNFET素子 の2つの配列(24A, 24B)に置き換えられている 点が異なる。第1配列の各NFET素子のゲートは、デ ィジタル信号の真位相のビット(c0、c1、・・・) によって駆動される。第2配列の各NFET素子のゲー トは、ディジタル信号の相補位相のピット(cO、c 1、・・・)によって駆動される。



【特許請求の範囲】

【請求項1】ディジタルNビットの真位相および相補位相によって駆動される完全にディジタルな遅延補間回路(23)であって、

第1ノード(25A)を形成する共通ソースを有し、それぞれのゲートが第1入力信号(A)の前記真位相および相補位相によって駆動される第1の一対のNFET素子(T3-1、T3-2)と、

第2ノード(25B)を形成する共通ソースを有し、それぞれのゲートが第2入力信号(B)の前記真位相および相補位相によって駆動される第2の一対のNFET素子(T4-1、T4-2)とを有し、

前記第1の一対のNFET素子のうち、前記第1入力信号の前記相補位相によってゲートが駆動される前記NFET素子が、第1供給電圧(Vdd)に接続されたダイオード/抵抗負荷(T6-2、T6-1)、および前記第2の一対のNFET素子のうち前記第2入力信号の前記相補位相によってゲートが駆動される前記NFET素子のドレインに接続され、それにより出力信号の第1位相(Svco)を生成する第1共通出力ノード(28B)を形成するそのドレインを有するものと、

前記第2の一対のNFET素子のうち、前記第2入力信号の前記真位相によってゲートが駆動される前記NFET素子が、前記第1供給電圧(Vdd)に接続されたダイオード/抵抗負荷(T5-2、T5-1)、および前記第1の一対のNFET素子のうち前記第1入力信号の前記真位相によってゲートが駆動される前記NFET素子のドレインに接続され、それにより前記出力信号の第2位相(Svco)を生成する第2共通出力ノード(28A)を形成するそのドレインを有するものと、

並列に接続された複数 N個のNFET素子(T1-0、・・・)を含む第1の配列(24A)であって、それぞれの前記NFET素子の共通のドレインが前記第1ノードに接続され、共通のソースが共通のノード(26)において電流源(27)に接続され、それぞれの前記NFET素子のゲートが制御信号の真位相の各Nビット(c0、・・・)によって駆動されるものと、

並列に接続された複数 N個のNFET素子(T2-0、・・・)を含む第2の配列(24B)であって、それぞれの前記NFET素子の共通のドレインが前記第2ノー 40ドに接続され、共通のソースが前記共通ノード(26)において前記電流源(27)に接続され、それぞれの前記NFETのゲートが前記制御信号の相補位相の各 Nビット(c0、・・・)によって駆動されるものと、を有する完全にディジタルの遅延補間回路。

【請求項2】前記ディジタル制御信号が温度計レジスタ(13)によって生成される請求項1に記載の回路。

【請求項3】前記第1配列および第2配列にあるすべて の前記NFET素子が同じサイズを有する請求項1、な いし請求項2に記載の回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明が概して関しているの は、位相ロック・ループ(PLL)回路および遅延補間 電圧制御発振器(DIVCO)回路であり、より詳細に はそれらの主要構成部分であるディジタル遅延補間回路 である。現在までのところ、市場で入手できる当今のP LL回路のループを形成している要素はすべてディジタ ル回路を含み、例外はDIVCO回路だけである。DI 10 VCO回路は、アナログ信号で駆動される一定数(例え ば2つ) の遅延補間 (DI) 回路を含む。したがって、 DI回路の駆動には、必然的にディジタルーアナログ変 換器(DAC)が必要となる。本発明によって、DI回 路に一種のDAC機能がある程度提供されるので、DI 回路をディジタル信号で駆動できる。その結果、完全に ディジタルのDIVCO回路がDI回路を組み込み、そ してPLL回路は、どの標準CMOS技術でも設計し、 製造することができる。

[0002]

20 【従来の技術】シリコン技術が微細化を進めるにつれ、 アナログ『線形』回路にますますディジタル要素を使用 しようという性急な傾向がある。周知の位相ロック・ル ープ(PLL)回路ファミリもこの傾向を避けられず、 ディジタル回路を組み込む動きがますます強まってい る。現在までのところ、PLL回路を形成している種々 の部品のほとんどはディジタルの要素からなっている が、電圧制御発振器は例外である。電圧制御発振器、特 に遅延補間電圧制御発振器(DIVCO)回路と呼ばれ るものは、PLLの不可欠な構成部分である。DIVC 30 〇回路は低利得(低ループ帯域幅に対し)および低位相 ノイズで知られている。したがって今日では、完全なデ ィジタル環境で駆動できるようにしたDIVCO回路を 開発する要求がかなり多い。残念なことに従来のDIV CO回路は、アナログ信号で駆動される一定数(例えば 2つ)の遅延補間(DI)回路(技術文献では『ミキ サ』とも呼ぶ)を含んでいる。

【0003】既存技術の昨今のPLL回路の例は、1995年発行のIEEE ISSCCの技術論文の要録32ページおよび33ページに、『Single Chi p1062 Mbaud CMOS transcei ver for serial data commu nication』のタイトルで、JF Ewen他により発表されており、特にその図2に表されている。この図2で明白なとおり、DIVCO回路を駆動するディジタルーアナログ変換器(DAC)があり、DIVCO回路の出力信号周波数はアナログ信号で制御されていることを示している。この回路をアナログ遅延補間電圧制御発振器(ADIVCO)と呼ぶことにする。本出願の図1に示されている従来のPLL回路は、前記論文の図2に表されているPLL回路と、すべての点で同一であ

る。

【0004】図1を見ると、参照番号10のPLL回路 は、まず位相検出器11を含む。位相検出器11の役割 は、2つの入力信号間の位相差の関数であるディジタル 信号Sを出力に生成することである。2つの入力信号 は、Srefという基準入力信号およびSvcoという ディジタル・クロック信号であり、ループを閉じるAD IVCO回路によって生成される。2つの信号Sref およびSvcoは、それぞれ位相検出器11の第1入力 および第2入力に供給される。位相検出器11が出力し た信号Sは、ディジタル・フィルタ12を増分もしくは 減分して、ループ安定度を確保する。生成された信号 は、温度計タイプ(thermometertype) のレジスタ13に記憶される。当分野に知識をもつ当業 者に知られるとおり、温度計レジスタは単純な構造なの で、Nビットのディジタル信号によって駆動されている が、2**Nではなく、Nのみの異なった内容をもつ。 レジスタ13は、Sfiltというフィルタ処理された ディジタル信号によって増分あるいは減分される。レジ スタ13は、Nビット幅の2進ワードの形でループの現 20 在の状態を記憶する(本出願では図示のためにN=16 となっている)。 PLL回路10は、さらに前述のディ ジタルーアナログ変換器 (DAC) 14およびADIV CO回路15を含む。DAC14の役割は、レジスタ1 3に記憶されたディジタル信号Sfiltを、Sfil t*と呼ばれる非平衡終端されるか、望ましくは差動の アナログ電圧信号に変換することである。次に、ADI VCO回路15の機能は、前記アナログ電圧信号Sfi lt*を、前に説明したようにSfilt*アナログ信 号の振幅に依存した周波数のクロック信号Svcoに変 換することである。クロック信号Svcoは、図1から 明白なように、位相検出器11の前記第2入力および他 の回路に供給される。当分野に知識をもつ当業者に知ら れるとおり、少なくとも前記クロック信号Svcoは、 差動タイプである(すなわち、真および相補の値を有す る)ことが望ましい。

【0005】図1のADIVCO回路15の詳細な構造 は、前述の論文の図4に示されている。この図は、本出 願では図2として取り入れられている。図2を見ると、 一般的なリング発振器構造をもつ図1のADIVCO回 路15の詳細な構造が示されている。ADIVCO回路 15は、直列に接続された6ステージを含み、Vddお よび接地Gndである第1および第2の供給電圧間でバ イアスされるループを形成する。これらの供給電圧Vd dおよびGndは、通常、電源によって供給される。前 記ループには根本的に2種類の異なる型の回路があるの がわかる。16-1および16-2 (総称して16) と いう2つのアナログ遅延補間(ADI)回路(前述論文 ではいわゆる『ミキサ』)、および17-1から17-4 (総称して17)の4つの遅延回路がある。別のバイ 4

アス回路(図にはない)がバイアス電圧を供給し、AD IVCO回路15の前記6つのステージが正常に作動す る。図2のADIVCO回路15は一般的な構造なの で、以下にあまり詳細にわたっては記述しない。ADI VCO回路は、アナログ差動制御信号Sfilt*およ びSfilt*(前記論文ではいわゆるVcおよびV c) によって駆動され、ディジタル差動出力信号Svc oおよびSvco(前記論文ではいわゆる信号COおよ びC1に相当)を生成する。信号SvcoおよびSvc oは、18-1および18-2という2つの出力バッフ ァにバッファリングされる。

【0006】2つのミキサ(前述の論文で遅延補間回路 を称するために使用されている語をそのまま使用) 16 -1および16-2は、明らかにADIVCO回路15 の重要構成要素である。図3から明白なとおり、ミキサ 16は、A、B、Cという3つの差動入力端をもつ。A の差動入力端は、最後の、但し1つ前の遅延回路の出力 端に接続される。Bの差動入力端は、その1つ前の遅延 回路の出力端に接続される。アナログ差動信号Sfil t*は、Cの差動制御入力端に供給される。差動入力端 Cは、ミキサ内を通過する入力端AもしくはBからの信 号の量を制御する。入力端Cの差動信号Sfilt*が 正の場合、入力端Aからのより多量の信号がミキサ内を 通過する。したがって、入力端Bからの信号の量は減 る。入力端Aの信号は、入力端Bの信号より1遅延分進 んでいるので、ループ遅延が減少して差動出力信号Sv c o の発振周波数が高くなる。逆に入力端C の差動信号 Sfilt*が負の場合、ループ遅延が増加して差動出 力信号Svcoの発振周波数が低下する。ミキサ16お よび遅延回路17の遅延が等しいものと仮定する。入力 端Aの信号のみが通過する場合、ループ周期は4*Dに 相当する。すなわち、2つの遅延回路による遅延(2* D) に2つのミキサによる遅延(2*D) が加わるため である。入力端Bの信号のみが通過する場合、同様の理 論で、4つの遅延回路による遅延(4*D)に2つのミ キサによる遅延(2*D)が加わるためにループ周期は 6*Dになる。したがって、ADIVCO回路15のチ ューニング範囲は(5+/-1)*Dである。換言すれ ば、チューニング範囲は+/-20%に相当し、チュー 40 ニング範囲が + / - 100%以上の場合もある異なる構 造をもつVCO回路に比べれば比較的狭い。

【0007】ミキサの詳細な回路構造は、図3の最初の 拡大図に示されている。ミキサ16はノード19Aおよ びノード19Bで縦続接続される2つの差動レベルをも つことがわかる。補間つまりミキシング機能は、2つの 入力NFET素子T1およびT2で実現された第1差動 レベルによって行われる。T1およびT2は、入力端C およびCにおいて自身の各ゲートに供給されたアナログ 差動信号Sfilt*およびSfilt*によって制御 される。前記第1差動レベルは、通常はノード20にお 5 "

いて電流源を供給される。第2差動レベルは2つの分岐 を含み、各分岐は一対のNFET素子で形成される。第 1分岐では、2つのFET素子T3-1およびT3-2 のゲートがそれぞれ入力端AおよびAに接続されてい る。一方第2分岐では、FET素子T4-1およびT4 -2のゲートがそれぞれ入力端BおよびBに接続されて いる。一方のNFET素子T3-1およびT4-1のド レインは共通ノード21Aを、他方のNFET素子T3 -2およびT4-2のドレインは共通ノード21Bを形 成する。各共通ノード(21A、21B)は、ダイオー ド接続PFET素子(T5-2、T6-2)が並列に接 続された抵抗接続PFET素子(T5-1、T6-1) の負荷がそれぞれ接続されている。 ミキサ16が出力す る信号OUTはノード21Bで、信号OUTはノード2 1 Aで出力される。図3の他方の拡大図は、遅延回路1 7の詳細な構造を示している。遅延回路17は構造上、 ミキサ16とほぼ同様であるが、この回路の役割は遅延 を提供するだけなのでより単純な構造になっている。

【0008】さらに図1から明白なとおり、ADIVCO回路15の駆動にはディジタルーアナログ変換器(DAC)14が必要である。図4が示すのは、図1のPLL回路10に採用されている従来の16ビットのDAC14の概略構造であり、2つの同一の主要ブロック22Aおよび22Bを含む。DAC14は、c0からc15のビットからなる16ビット幅のディジタル信号Sfiltを、差動アナログ入力信号Sfiltを、差動アナログ入力信号Sfiltをに変換する。図4では、明瞭化のために供給電圧VddおよびGndは描写していない。

【0009】図5が示すのは、信号Sfiltのビット c Oからc 7を処理する主要ブロック22Aの詳細な構 造である。ブロック22Aは、8つの同一セルCELL OからCELL7と、各ノードNA1およびNA2にお いて電流を集計するための2つの負荷抵抗器RA1およ びRA2とを含んでいる。図5から明白なように、個々 のセル、例えばCELL0は3つのNFET素子N0-1、N0-2、N0-3を含む。N0-3のドレインは NO-1 およびNO-2 のソースに、ゲートはバイアス 電圧Vxに、ソースはGndに接続されている。したが って、NO-3が電流源の役割をすることは明白であ る。FET素子NO-2のドレインは、信号Sfilt *を生成するために出力ノードNA2において負荷抵抗 器RA2に、ゲートはバイアス電圧Vdd/2に接続さ れている。NO-1のドレインは、信号Sfilt*を 生成するためにノードNA1において負荷抵抗器RA1 に、ゲートはディジタル信号Sfi1tのcOピット信 号に接続されている。他のセル、CELL1からCEL L7もすべて同様に前記ノードNA1およびNA2にお いて接続されている。 c O および他のすべてのビット信 号が低論理レベルの場合、電流は素子Nx-1 (xは0

結果、Sfilt*の出力電圧は高くなる。一方、電流はすべてRA2に流れ、Sfilt*の出力電圧は低くなる。ビット信号c0および他のすべてのビット信号が高論理レベルに変わった場合、同様の理論が適用される。この場合、信号Sfilt*およびSfilt*は

6

正反対の値をとる。注意に値することは、DAC14の 主要プロック22Aで望ましい精度を確保するには、共 通ノードNA1およびNA2それぞれに接続された抵抗 器RA1およびRA2が、高精度値をもつ必要があると 10 いうことである(同じ論理は主要プロック22Bにもあ てはまる)。この結果、図4および5に表した回路を実

現するには、48個の(比較的大きい)FET素子および4つの高精度抵抗器が必要となる。高精度抵抗器を製造するには、高精度を提供するのにふさわしい適切な技

術が必要である。このため、DAC14は一般のディジ タルCMOS技術では製造できず、前に説明したように 現在のところ重大な欠点になっている。さらに、DAC

現在のところ重大な欠点になっている。さらに、DAC 14は空間を浪費する(望ましい精度に正比例するNに 伴って領域が増大する)。

【0010】図2の従来のADIVCO回路15は、出 カブロック信号Svcoを低ジッタで生成するために必 須の低利得 (ループ安定性のため) と低位相ノイズを呈 するが、数多くの欠点があるため、現在のところ十分に は要求を満たしていない。第1にアナログ系であるた め、制御にはアナログ電圧信号、すなわちSfilt* が必要である。このため図1のPLL回路10は、完全 にはディジタル要素で製造できない。さらにPLL回路 10を半導体チップに集積する場合(現在の技術の傾向 である)、集積されたディジタル回路グルー(glu e) 全体が生ずるノイズによって、ADIVCO15に 供給されるアナログ電圧信号Sfilt*が乱される可 能性がある。実際アナログ信号Sfilt*は、電源レ ール、チップ基板、ディジタル(あるいはアナログ)信 号からノイズを受ける。第2に高精度抵抗器(RA1、 ・・・)を実装することが必要なので、これにはアナロ グCMOS技術だけが適切である。第3に当分野に知識 をもつ当業者に知られるように、DAC14はまた、シ リコンや電力をかなり多く消費する。その理由は、DA

リコンや電力をかなり多く消費する。その理由は、DAC14は多数のアクティブなFET素子および高精度の抵抗器を必要とするからである。第4にADIVCO回路15の完全なチューニング範囲を得るには、DAC14の出力ダイナミック・レンジ電圧は、ミキサ16の第1差動レベルの入力FET素子を完全にスイッチ・オフにする最小電圧は、同じプロセスのパラメータに依存したり、同じように温度に左右されることはない。このため、ミキサ16の第1差動レベルの入力FET素子をスイッチ・オフにする最小電圧よりもDAC14の出力ダ

から7) に流れず、したがってRA1に流れない。この 50 程度のマージンが必要となる。したがって、DAC14

イナミック・レンジ電圧を常に高くするためには、ある

の解像度を1ビット増加させることが必要となり、チュ ーニング構成全体の効率が低下する結果となる。最後 に、レジスタ13の出力が変わった後ADIVCO回路 15が新しい周波数に到達するには、DAC14の確定 を待つ必要があり、プロセスを減速し、PLL回路10 のループに遅延を追加する (ループ安定のためには好ま しくない)ことになる。本発明によるディジタルDIV CO回路を使用することによって、前述の欠点はすべて 克服できる。

[0011]

【発明が解決しようとする課題】したがって本発明の第 1の目的は、ディジタル信号によって駆動できる遅延補 間(DI)回路、すなわちミキサを提供することであ る。

【0012】本発明のもう1つの目的は、ディジタル信 号によって駆動されるディジタル遅延補間電圧制御発振 器の回路を提供することである。

【0013】本発明のもう1つの目的は、標準のディジ タルCMOS技術を使って製造できるように、ループに 含まれる構成要素がすべてディジタル回路であるディジ タル位相ロック・ループ (DPLL) 回路を提供するこ とである。

【0014】本発明のさらにもう1つの目的は、高精度 抵抗器を要するディジタルーアナログ変換器(DAC) を必要としないディジタル位相ロック・ループ(DPL L)回路を提供することである。

【0015】本発明のさらに別の目的は、性能を向上さ せ、電力消費を減少させ、半導体チップの集積度を高め るため、ループ内で必要とするアクティブな(例えばF ET)素子の数を減少させたディジタル位相ロック・ル ープ(DPLL)回路を提供することである。

[0016]

【課題を解決するための手段】本発明により、まずディ ジタル信号によって駆動できる遅延補間(DI)回路す なわちミキサを開示する。次に、遅延補間電圧制御発振 器(DIVCO)回路のループにこのDI回路を組み込 み、DIVCO回路をディジタル回路に変換することが できる。最終的に、ディジタルDIVCO(DDIVC O) 回路を位相ロック・ループ回路のループに組み込 み、位相ロック・ループ回路を完全にディジタル化する ことができる。

【0017】従来の遅延補間 (DI) 回路の2つのレベ ルの縦続接続構造において、第1 (最下部) のレベルで は、通常はアナログ信号(例えば、一般にはDACが生 成するSfilt*信号)の相補位相に制御される2つ の入力NFET素子は、並列に接続され、ディジタル信 号の相補位相によってそれぞれ駆動されるより小さいN FET素子の2つの配列にそれぞれ置き換えられる。例 えば、PLL回路のループでは、このディジタル信号は あり、標準ではディジタル・フィルタでフィルタ処理さ れる。各配列では、各NFET素子のゲートは少しのデ ィジタル信号で駆動される。

8

【0018】これらの2つの配列のNFET素子は、高 精度抵抗器を必要とせず、より小型で少ない数のFET 素子を用いて作動する簡易DACの役割を多少果たす。 この結果、より高性能で完全にディジタルのDI回路を いずれのディジタルCMOS技術でも設計し、製造でき る。次に、前記の完全にディジタルのDI回路をDIV 10 COおよびPLL回路に組み込み、DIVCOおよびP LL回路を完全にディジタル化できる。

【0019】本発明の特性であるといえる斬新な点は、 文頭の特許請求の範囲で述べた。しかし、本発明そのも のと本発明の他の目的および利点は、好ましい実施例を 説明した以下の詳細な記述を付随の図面と照らし合わせ て読むと良く理解できるであろう。

[0020]

【発明の実施の形態】本発明に従い、基本的には図3の DI回路16と、DAC機能をエミュレートするが、図 4および図5に示されるDAC14とは構造的に全く異 なる回路とを結合させてできたディジタルDI(DD I) 回路の構造を以下に提案する。したがって、図3の DI回路16の構造は、本発明のDDI回路を構築する 原点として使用できる。結果として、DDI回路は、デ ィジタル信号Sfiltで直接に駆動されるようになっ ている。前に説明したとおり、温度計レジスタ13に記 憶されるこの信号Sfiltは、位相検出器11が生成 した信号Sをディジタル・フィルタ12でフィルタ処理 した後に得られる。

【0021】ここで前記の斬新なDDI回路23を示す 図6を見ると、ミキサ16の第1差動レベルにある2つ の入力NFET素子T1およびT2 (図3参照) が、そ れぞれが16個のNFET素子を含む2つの配列24A および25Bに置き換わっている。2進信号Sfilt がN=16ビットより多い場合、この原理をより多数の NFET素子に拡張できることに留意されたい。配列2 4AはNFET素子T1-0からT1-15を含み、配 列24BはNFET素子T2-0からT2-15を含 む。1つの配列のNFET素子はすべて同じ大きさで並 40 列になっている。すなわち、ソースとドレインが2つの それぞれの共通ノードに接続されている。配列24A内 のNFET素子のドレインに共通のノードは25Aで、 配列24B内のFET素子のドレインに共通のノードは 25Bである。配列24Aおよび24Bの両方のNFE T素子すべてのソースは、単一の共通ノード26に接続 され、接地Gndに接続された電流源27によって給電 される。ディジタル信号Sfiltの各ピット信号c0 から c 1 5 は、配列 2 4 A内の対応するNFET素子の ゲートに供給される。配列24B側の2進信号Sfil 一般的には位相検出器が生成する信号(Sfilt)で 50 tの相補ビット、c0からc15にも同じ構造が適用さ

れる。DDIVCO回路23の他の部分は、図3のミキ サ16と変わりがない。前述の信号Aおよびその相補信 号Aは、各FET素子T3-1およびT3-2のゲート に供給される。これらのFET素子のソースは、共通の ノード25Aに連結されている。前述の信号Bおよびそ の相補信号Bは、それぞれのFET素子T4-1および T4-2のゲートに供給される。これらのFET素子の ソースは共通のノード25Bに連結されている。FET 素子T3-1およびT4-1のドレインは、前記ダイオ ード負荷T5-2および前記抵抗負荷T5-1に、信号 Svcoが出力されるノード28Aにおいて接続されて いる。FET素子T3-2およびT4-2のドレイン は、前記ダイオード負荷T6-2および前記抵抗負荷T 6-1に、信号Svcoが出力されるノード28Bにお いて接続されている。配列24Aおよび24BのFET 素子はすべて小さいサイズである(W*L)。例えば、 所定のディジタルCMOS技術ではこのサイズは2*1 に相当する。(図4、図5の) CELLOからCELL 15のFET素子N x-1、N x-2、N x-3 (x=0から15)のサイズがそれぞれ同じ技術で10*1、 10*1、10*4であることと比較できる。結果とし て、半導体チップに、両配列が要する領域とDAC14 が要する領域間に最低1桁の差がある。本発明のDDΙ 回路23が、図4および図5のDAC14の高精度抵抗 器を必要としないで作動することは留意すべきことであ

【0022】配列24Aに属する1つのFET素子がスイッチ・オン(オフ)の場合、反対側の相対するFET素子はスイッチ・オフ(オン)になる。このため、DDI回路23は全体として単調さを維持する。最終結果として、図2のDIVCO回路15を完全にディジタルの

DIVCO (DDIVCO) 回路に変換するため、DIVCO回路15のループに組み込まれたDI回路16を2つのDDI回路23に置き換えることができる。次に、ディジタルPLL (DPLL) 回路を完全にデジタル化するため、DDIVCO回路をディジタルPLL回路のループ組み込むことができる。

【0023】図7が示すのは、新しいDPLL回路29の概略図であり、図1のPLL回路10から発生してはいるが、本発明によるものである。DPLL回路は本発10明のDDIVCO回路30を含んでいる。DPLL回路は、かなり複雑で面積を消費するDAC14が削除されているので、図1のPLL回路10の構造よりも明らかに単純である。

【0024】一対のDDI回路23を含むDDIVCO 回路30は、高性能のディジタルCMOS技術で設計さ れている。図8は、時間を関数とした信号Svcoの周 波数増分を示す。図8に表されているように、この特定 の場合、最小周波数(Fmin)から最大周波数(Fm ax)に上がるには16ステップを必要とする。回路の 20 全周波数範囲は、信号Sfiltを増分して、配列24 AのNFET素子を次々にスイッチ・オンにすることで (およびそれによって信号Sfiltで駆動される相補 のFET素子を次々にスイッチ・オフにすることで)シ ミュレートした。FminとFmaxとの間のチューニ ング範囲は約+/-17%である。Fminの周波数と Fmaxの周波数は、一方の配列のFET素子がすべて スイッチ・オン(オフ)で、他方の配列のFET素子が すべてスイッチ・オフ (オン) の場合に相当するので、 DDIVCO回路30は常に周波数範囲の両端から切り 30 換えられる。以下の真理値表はFminとFmaxとの 間の周波数変動ステップを示す。

真理値表

	7.2.2	
数值	Sfilt (16ピット)	周波数(GHz)
0	$0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0$	F m i n = 0, 30
0		
1	$0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0$	
2	$0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 1\; 1$	
3	$0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 0\; 1\; 1\; 1$	
	•	
	•	

16 1111111111111 F m a x = 0, 40

0

【0025】開示した解決策は明確な利点を有する。DRLL回路29のループには、ノイズを拾う可能性のあるアナログ信号はもはや存在しない。実際にディジタル信号は、アナログ信号よりもノイズにかなり鈍感である。従来のDAC14は原形が廃止され、きわめて単純な構造であり、それによって電力消費を減少するものに置き換えられている。配列24Aおよび24Bを構成するのに必要な非常に小型の2組のFET素子は、図2の

ADIVCO回路15のNFET入力素子T1およびT2を組み込むために本来要した領域を増大させるであろう。しかし最終的にはDAC14を完全に削除し、それにより高精度抵抗器が不要になり、全体的にかなり空間を節約することになろう。もう1つの結果として、DAC14に付随する遅延がもはや存在しなくなり、間接的にDPLL回路のループ安定度をかなり向上させることのになる。本発明によるDDIVCO回路30を実現する

にあたって問題にするまでもない唯一の欠点は、ディジタル入力信号Sfiltの相補位相(すなわち信号Sfilt)の生成にあり、これは通常ピット信号ごとにインバータを必要とする。しかしレジスタ13の多くのラッチは反対の位相出力をもつので、実際には余分の回路は必要としない。

【0026】まとめとして、本発明の構成に関して以下の事項を開示する。

【0027】(1)ディジタルNピットの真位相および 相補位相によって駆動される完全にディジタルな遅延補 間回路(23)であって、第1ノード(25A)を形成 する共通ソースを有し、それぞれのゲートが第1入力信 号(A)の前記真位相および相補位相によって駆動され る第1の一対のNFET素子(T3-1、T3-2) と、第2ノード(25B)を形成する共通ソースを有 し、それぞれのゲートが第2入力信号(B)の前記真位 相および相補位相によって駆動される第2の一対のNF ET素子(T4-1、T4-2)とを有し、前記第1の 一対のNFET素子のうち、前記第1入力信号の前記相 補位相によってゲートが駆動される前記NFET素子 が、第1供給電圧(Vdd)に接続されたダイオード/ 抵抗負荷 (T6-2、T6-1)、および前記第2の一 対のNFET素子のうち前記第2入力信号の前記相補位 相によってゲートが駆動される前記NFET素子のドレ インに接続され、それにより出力信号の第1位相(Sv co)を生成する第1共通出力ノード(28B)を形成 するそのドレインを有するものと、前記第2の一対のN FET素子のうち、前記第2入力信号の前記真位相によ ってゲートが駆動される前記NFET素子が、前記第1 供給電圧 (Vdd) に接続されたダイオード/抵抗負荷 (T5-2、T5-1)、および前記第1の一対のNF ET素子のうち前記第1入力信号の前記真位相によって ゲートが駆動される前記NFET素子のドレインに接続 され、それにより前記出力信号の第2位相(Svco) を生成する第2共通出力ノード(28A)を形成するそ のドレインを有するものと、並列に接続された複数N個 のNFET素子(T1-0、・・・)を含む第1の配列 (24A)であって、それぞれの前記NFET素子の共 通のドレインが前記第1ノードに接続され、共通のソー

スが共通のノード(26)において電流源(27)に接続され、それぞれの前記NFET素子のゲートが制御信号の真位相の各Nビット(c0、・・・)によって駆動されるものと、並列に接続された複数N個のNFET素子(T2-0、・・・)を含む第2の配列(24B)であって、それぞれの前記NFET素子の共通のドレインが前記第2ノードに接続され、共通のソースが前記共通ノード(26)において前記電流源(27)に接続され、それぞれの前記NFETのゲートが前記制御信号の相補位相の各Nビット(c0、・・・)によって駆動されるものと、を有する完全にディジタルの遅延補間回

12

- (2) 前記ディジタル制御信号が温度計レジスタ (13) によって生成される (1) に記載の回路。
- (3) 前記第1配列および第2配列にあるすべての前記 NFET素子が同じサイズを有する(1)、ないし
- (2) に記載の回路。

【図面の簡単な説明】

【図1】既存の技術による従来のPLL回路を示す概略 20 ブロック図である。

【図2】既存の技術による従来のアナログ遅延補間電圧 制御発振器(ADIVCO)回路を示す概略ブロック図 である。

【図3】 ADIVCO回路の詳細を示す図である。


【図4】2つの主要ブロックを含む既存の技術による従来の16ビット・ディジタルーアナログ変換器(DAC)を示す概略ブロック図である。


【図5】図4の主要ブロックの1つの詳細な構造を示す 図である。

30 【図6】本発明による完全にディジタルな遅延補間(DDI)回路の詳細な構造を示す図である。

【図7】図6のDDI回路を組み込んだディジタルDI VCO回路を結合した完全にディジタルな位相ロック・ ループ(DPLL)回路の構造を示す概略プロック図で ある


【図8】図7のディジタルDIVCO回路が生成する信号Svcoの時間を関数とした周波数変動を示すグラフである。







従来の技術

【図5】




[図6]





【図8】



フロントページの続き

(72)発明者 フィリップ・ジラード フランス国91100、コベイ・エソン、ル ー・デ・ラ・ドフィン、ピーティー エイ 2 71

(72)発明者 パトリック・モン フランス国77310、サン・ファーゴウ・ポ ンティエリ、ルー・ド・シャトー・ティリ 331